中国第三代自行开发的时分同步码分多址(TD-SCDMA)峰窝标准是两种广为接受的3GPP时分复用峰窝标准之一，另一种为TD-CDMA。TD-SCDMA标准与TD-CDMA的区别在于，它有较低的片码率（chip-rate），并可在上行链路上实现时间同步传输。中国对这种标准进行了大量的投入，并进行了许多成功的试运行，目前也建立了很多试运行网络。TD-SCDMA网络有望在中国获得3G执照后开始部署。
TD-SCDMA出众的系统特性 TD-SCDMA系统可支持两种出色的特性。一是上行传输的（手机到基站）时间同步特性，这是一种称为联合检测的先进信号处理技术，可用于恢复每个用户在基站的传输。使用联合检测（joint-detection）技术（在理想的条件下），可完全地消除来自相同小区内其它用户的区内干扰，比其它非同步匹配的检测技术具有更好的性能。第二是使用自适应波束成型技术来增强信噪比、降低干扰。
联合检测功能可以有效地在Xilinx FPGA上实施，本文在此主要介绍性价比较高FPGA实现的TD-SCDMA数字前端(DFE)方案。自适应波束成型技术要求在基站使用多个天线，一般需要六个或八个天线。在上行链路上，每个载波在经过适当的相位及振幅加权与升频后，进入各个天线。升频与降频功能分位于模拟与数字域中，在数字域中，这些功能由数字升频器(DUC)与数字降频器(DDC)执行，两者共同构成了DFE。图1简要说明了基站的数字与模拟前端。
如果每个扇区使用六个天线和6路载波，则每个扇区总共需要36个信道。这意味着需要大量专用处理器(ASSP) IC，而需要较多的功耗及电路板空间，就更难以保证高可靠性。本文介绍的采用FPGA设计与实施的DFE解决方案，以经预校验优化的用于DSP TD-SCDMA DFE库的Xilinx® System Generator为基础，后者是由Multiple Access Communications Limited公司为Xilinx开发，这是一家位于英国南安普顿的咨询公司。
TD-SCDMA DFE解决方案
根据特定的采样率和调节范围需求，由DUC和DDC组成的DFE解决方案可用高效的资源利用率在Xilinx FPGA上实施。基于Xilinx公司用于DSP工具的System Generator的DFE程序库允许轻松快速地重新配置、实施与检验不同的天线和载波配置。不需要重新设计或修改基本的DUC与DDC链，从而使用户解决了对基站设计DFE的复杂性问题。
TD-SCDMA DFE程序库包括所有必须的System Generator IP系统发生器IP模块，可创建DUC和DDC链，其中包括滤波器模块、本地振荡器和混频器模块及各种输入与输出格式化模块。DFE库为参考设计包一部分，该参考设计包含有18信道的示范设计，可用于协同仿真、实施符合3GPP测试的Matlab测试脚本和全速在Nallatech V4 XtremeDSP kit上运行演示方案。Xilinx用户可根据需要提供该参考设计包。 图2和图3显示了由TD-SCDMA DFE库的IP模块所实施的DUC与DDC信号路径的详细情况。库中的重要模块优化了六信道的DUC及DDC模块，两者都有9.6MHz的调节范围和76.8Msps的中频采样率，这是1.28Mcps TD-SCDMA片码率的60倍。基带数据以码片率输入输出，信号路径经过了认真的设计，可实现最大的资源利用率并使用307.2 MHz的系统时钟。这种性能通过发挥V4 SX FPGA中的DSP48的功能优势而实现。
图4介绍了一个显示采用DFE库模块构造的六信道DUC的核心示例。多数信号处理是由六信道TD-SCDMA DUC模块完成，其中本地振荡器和DUC混频器库模块可将DUC的复合输出转化为从零到更实用的中频信号。该部分电路可生成单天线的输出，只需适当的复制这部分电路，就可以支持多天线系统。
所以，要支持任意数量天线并不困难，但对于需要少于六个载波的设计该怎么办呢？在这种情况下采用“完整”的六载波设计尽管完全可以达到目的，但会导致不必要的过大FPGA设计。如果在此过程中出现什么问题，还会导致无法使用较小的器件，从而增加方案的成本。
如果用户手动删除不必要逻辑部分或涉及到实施、并提供全面的预定义变量的方案明显地抹杀了库的作用，这种库本来是要使用户无需了解复杂的设计原理而直接应用。而DFE库以某些细微的附属逻辑实施，有助于下游设计工具在编译时优化掉不用的逻辑。因此，用户只要使用一个专门的库模块来终止未使用的输入即可。图5介绍了一个三信道设计的DUC示例。信道3和信道6用“未使用的BB输入”模块及这些信道的控制输入分离开来，这些控制输入已经不再需要，并设为恒值。所以，尽管此设计是采用6信道子系统来构建的，所有的未使用信道的逻辑、BRAM和DSP48都将在编译时被删除。
对DDC的情况也相似。图6介绍了一个6信道的单天线设计示例，图7则是三信道的设计。只需终止未使用输出（使用标准的‘Terminator’ Simulink模块）并将未使用的端口设为固定的恒值，即可将DDC未使用的信道优化掉。对于DUC，只要复制单天线设计即可实现对多天线的支持。
上面的内容假定9.6 MHz的调节范围足够用。而对于调节范围高于9.6 MHz的应用，可以级联两个相似的DUC或DDC或模块以增大调节范围，如15 MHz。
3GPP符合性测试与性能检验
如前所述，在TD-SCDMA DFE库模块中的IP模块集符合TS25.105所需的3GPP要求。因此，库用户可确信所实施的DFE系统能满足任何基于库设计的相关3GPP需求，如频谱屏蔽、邻信道泄漏功率比，并有足够余地容纳模拟元件的失真效应。表1中总结了各项3GPP需要的性能，包括对每个参数的容差。对DUC及DDC功能的3GPP符合性测试作为Matlab脚本来实施，该脚本使用硬件协同仿真在Nallatech V4 XtremeDSP Kit上运行。表1中的各项性能数字就是由这些测试得来的。图8到图10显示了由Matlab测试脚本生成的一些测试图，包括DUC频谱屏蔽、DDS性能和DDC邻信道敏感度及模块测试。
我们还使用V4 XtremeDSP Kit全速运行12信道设计，进行了更多的实际测试。这种设计可使用V4板卡中的14位数字模拟转换器来生成19.2 MHz的中频输入信号。数字模拟转换器的输出馈入到一个Agilent频谱分析仪中，其输出如图11所示。这种12信道的设计有图形用户界面(GUI)，如图12所示。GUI可实现多种功能，如DUC输出可通过DAC-ADC路径或内部地反馈到DDC中进行降频，并显示在一个GUI窗口中。
实施结果
如上所述，各种单载波、单天线到六载波、多天线的DFE结构，可用TD-SCDMA DFE库配置来实施，唯一的限制是可用的FPGA资源。表2总结了实施半个扇区的六载波、三天线结构所需的FPGA资源。而表3显示了实施半个扇区的三载波、四天线结构所需的资源。换言之，对整个扇区的结构可以利用只两个SX25设备来实施，两者都有9.6 MHz的中频带宽。
结论
TD-SCDMA标准中波束成型的要求使基站需要大量的DUC和DDC信道。本文中介绍了快速、高效且符合3GPP的TD-SCDMA DFE方案，可利用Xilinx V4 SX FPGA和Xilinx TD-SCDMA DFE库实现，从而使设备厂商可实现自身产品的优势并缩短产品面市时间。 图 1: 具有数字前端的无线电卡
图 2: 数字上变频信号链路
图 3: 数字下变频信号链路
图 4: 单一天线6信道数字数字上变频例证
图 5: 单一天线3信道数字数字上变频例证
图 6: 单一天线6信道数字数字下变频例证
图 7: 单一天线3信道数字数字下变频例证
图 8: 频谱测试曲线
图 9: 数字上变频DDS 测试曲线
图 10: DDC 临近信道选择性和模块测试曲线
图 11: 具有外部时钟的DUC发射频谱测试曲线
图 12: 12信道全速演示方案GUI.
表1: 3GPP 兼容性测试结果
表 2: 18信道数字前端方案自用使用情况
表 3: 12信道数字前端方案自用使用情况 Click here for Illustrations:
Figure 1, Figure 2, Figure 3, Figure 4, Figure 5, Figure 6, Figure 7, Figure 8, Figure 9, Figure 10, Figure 11, Figure 12, Table 1, Table 2, Table 3
